差分晶振,高利奇有源晶振,GVXO-E33晶振

1XQJX

高利奇晶振,GVXO-E33晶振,GVXO-L33晶振，差分晶振具有低电平,低功耗等功能,低电流电压可达到低值1V,工作电压在2.5V-3.3V,低抖动差分晶振是目前行业中具有高要求,高技术的石英晶体振荡器,差分晶振相位低,低损耗等特点

超小型石英贴片晶振晶片的设计：石英晶片的长宽尺寸已要求在±0.00２mm内，由于贴片晶振晶片很小导致晶体的各类寄生波(如长度伸缩振动，面切变振动)与主振动(厚度切变振动)的耦合加强，从而造成如若石英晶振晶片的长度或宽度尺寸设计不正确、使得振动强烈耦合导致石英晶振的晶片不能正常工作，从而导致产品在客户端不能正常使用，晶振的研发及生产超小型石英晶振完成晶片的设计特别是外形尺寸的设计是首要需解决的技术问题，公司在此方面通过理论与实践相结合，模拟出一整套此石英晶振晶片设计的计算机程序，该程序晶振的晶片外形尺寸已全面应用并取得很好的效果。

2GGCS

GL-2

型号	符号	GVXO-E33
输出规格	-	LV-PECL
输出频率范围	fo	40.0 ~ 250MHz
电源电压	V_CC	+2.5V±0.125V/+3.3V±0.165V
频率公差（含常温偏差）	f_tol	±50×10^-6max., ±100×10^-6max.
保存温度范围	T_stg	-40~+85℃
运行温度范围	T_use	-10~+70℃ ,-40~+85℃
消耗电流	I_CC	45mA max. (fo≦170MHz)
待机时电流（＃1引脚"L"）	I_std	10μA max.
输出负载	Load-R	50Ω to V_CC-2V
波形对称	SYM	45~55% [at outputs cross point]
0电平电压	V_OL	V_CC-1.81~V_CC-1.62V
1电平电压	V_OH	V_CC-1.025~V_CC-0.88V
上升时间下降时间	tr, tf	0.5ns max. [20~80% Output, OutputN]
差分输出电压	V_OD1, V_OD2	更多详情请联系 http://www.guanjiedz.com/
差分输出误差	⊿V_OD	-
补偿电压	V_OS	-
补偿电压误差	⊿V_OS	-
交叉点电压	Vcr	-
OE端子0电平输入电压	V_IL	V_CC×0.3 max.
OE端子1电平输入电压	V_IH	V_CC×0.7 min.
输出禁用时间	tPLZ	200ns
输出使能时间	tPZL	2ms
周期抖动（1）	tRMS	5ps typ. (13.5MHz≦fo<27MHz) / 2.5ps typ. (27MHz≦fo<212.5MHz) (σ)
周期抖动（1）	tp-p	33ps typ. (13.5MHz≦fo<27MHz) / 22ps typ. (27MHz≦fo<212.5MHz) (Peak to peak)
总抖动（1）	tTL	50ps typ. (13.5MHz≦fo<27MHz) / 35ps typ. (27MHz≦fo<212.5MHz) [tDJ + n×tRJ n=14.1(BER=1×10^-12) (2)]
相位抖动	tpj	1.5ps max. (13.5MHz≦fo<27MHz) / 1ps max. (27MHz≦fo<212.5MHz) [13.5MHz≦fo<40MHz,fo offset:12kHz?5MHz fo≧40MHz,fo offset:12kHz?20MHz]
包装单位	-	2000pcs./reel（φ180）

型号	符号	GVXO-L33
输出规格	-	LV-PECL
输出频率范围	fo	40.0 ~ 250MHz
电源电压	V_CC	+2.5V±0.125V/+3.3V±0.165V
频率公差（含常温偏差）	f_tol	±50×10^-6max., ±100×10^-6max.
保存温度范围	T_stg	-40~+85℃
运行温度范围	T_use	-10~+70℃,-40~+85℃
消耗电流	I_CC	45mA max. (fo≦170MHz)
待机时电流（＃1引脚"L"）	I_std	10μA max.
输出负载	Load-R	50Ω to V_CC-2V
波形对称	SYM	45~55% [at outputs cross point]
0电平电压	V_OL	V_CC-1.81~V_CC-1.62V
1电平电压	V_OH	V_CC-1.025~V_CC-0.88V
上升时间下降时间	tr, tf	0.5ns max. [20~80% Output, OutputN]
差分输出电压	V_OD1, V_OD2	-
差分输出误差	⊿V_OD	更多详情请联系http://www.guanjiedz.com/
补偿电压	V_OS	-
补偿电压误差	⊿V_OS	-
交叉点电压	Vcr	-
OE端子0电平输入电压	V_IL	V_CC×0.3 max.
OE端子1电平输入电压	V_IH	V_CC×0.7 min.
输出禁用时间	tPLZ	200ns
输出使能时间	tPZL	2ms
周期抖动（1）	tRMS	5ps typ. (13.5MHz≦fo<27MHz) / 2.5ps typ. (27MHz≦fo<212.5MHz) (σ)
周期抖动（1）	tp-p	33ps typ. (13.5MHz≦fo<27MHz) / 22ps typ. (27MHz≦fo<212.5MHz) (Peak to peak)
总抖动（1）	tTL	50ps typ. (13.5MHz≦fo<27MHz) / 35ps typ. (27MHz≦fo<212.5MHz) [tDJ + n×tRJ n=14.1(BER=1×10^-12)(2)]
相位抖动	tpj	1.5ps max. (13.5MHz≦fo<27MHz) / 1ps max. (27MHz≦fo<212.5MHz) [13.5MHz≦fo<40MHz,fo offset:12kHz?5MHz fo≧40MHz,fo offset:12kHz?20MHz]
包装单位	-	2000pcs./reel（φ180）

3CC

GVXO-E33 4ZYSX

GL-4

如果由频率计数器测量的频率比目标频率高，要增加石英晶振的电容（CL，或Cd以及C 8）的值，以降低频率到目标频率，反之亦然。请检查波形幅度是否改善或没有经过我们调整频率。如果它的改善，这表示该电路的原始设计不是调谐到最佳共振点为晶体的情况。该晶振应正常后，谐振点的调整。如果波形幅度甚至没有提高的频率非常接近目标频率，我们可以通过以下三种方法改进：
方法1：降低产品线路外部电容（Cd和CG）的值，并通过晶体具有较低负载电容（CL）。
方法2：采用小电阻（RR）的晶体。
方法3：使用镉和CG的不等价的设计。

我们可以增加镉（XOUT）的负载电容和降低CG（辛）的负载电容以提高从辛波形幅度将在其后端电路中使用的输出。我们建议您使用上面的方法来节省成本，保证安全。请用频率计数器来测量所述晶体，以确保经调整频率仍然满足原说明书后的波形的振幅进行了改进。如果频率不符合规格，请采用晶体合适的CL值为根据您的目标频率。请采用晶振具有较低的CL如果频率比目标频率，反之亦然高得多系统不能正常工作，由于输出频率会偏差很大。

5HBFZ